Porta parallela - Registri interni - Giobe®2000 - Assembler - Assembly - centronics 378 278 input output epp ecp spp

|  | Come Funziona Indirizzi Base Area Comunicaz. Bios Registri Livello Hardware Livello BIOS Livello DOS Tecniche d'Interruzione Connettori Cavi Interfaccia Applicazioni Software Applicazioni Hardware Download INDICE
Porta Parallela

| Messa a Punto | REGISTRI EPP 1/3 [16 di 166]

|  | Aggiornato 15 settembre 2003

| █ █ █ █ |  | Registri EPP generalità (questa pagina) registro di Stato (ingresso) registro di Controllo (uscita)

| La porta parallela EPP (Enhanced Parallel Port) è nata per garantire una elevata velocità di trasferimento dati in entrambi i sensi, associando alle sue linee la filosofia di controllo tipica del bus di un processore, cioè con strobe separati per indirizzi e dati.
| Il vantaggio di questa nuova architettura è quello di generare i sincronismi (strobe) di controllo e i trasferimenti di dato con una singola istruzione di I/O, come vedremo tra poco.
| Le porte dei nostri computer sono configurate dal costruttore per funzionare come porte monodirezionali SPP, lasciando all'utente la possibilità di passare allo standard EPP mediante l'utility di Setup, tenendo premuto il tasto Canc (Del) durante la fase di caricamento iniziale.

Le porte EPP hanno 8 Registri; ritenendo che l'indirizzo Base (il primo della serie) sia 0378H per la porta0 (LPT1) e 0278H per l'eventuale porta1 (LPT2), in dettaglio abbiamo allora:

0378H / 0278H | out | Porta Dati monodirezionale SPP
0379H / 0279H | in | Registro di Stato SPP
037AH / 027AH | out | Registro di Controllo SPP
037BH / 027BH | in/out | Registro bidirezionale Indirizzo e Auto AStrobe
037CH / 027CH | in/out | Registro bidirezionale Dato e Auto DStrobe
037DH / 027DH | in/out | non definito o Registro Dato e Auto DStrobe
037EH / 027EH | in/out | non definito o Registro Dato e Auto DStrobe
037FH / 027FH | in/out | non definito o Registro Dato e Auto DStrobe

| I primi 3 Registri sono identici a quelli delle SPP; i 2 Registri successivi, 037BH/027BH e 037CH/027CH, sono in ogni caso usati per la gestione bidirezionale della scrittura o della lettura rispettivamente di un indirizzo o di un dato con una sola istruzione di I/O; è sufficiente infatti eseguire un'istruzione di OUT di IN per mettere in atto automaticamente tutte le operazioni necessarie per la gestione del trasferimento.

| I 3 rimanenti Registri sono utilizzati in modo diverso su porte parallele EPP di diverso costruttore; possono essere usati per realizzare un'interfaccia a 16 o a 32 bit, o usati come Registri di configurazione, o non usati per niente.

La sequenza delle operazioni viene descritta in dettaglio nelle pagine seguenti; in sintesi:

| nel ciclo di scrittura (o lettura) di un dato nel (o dal) Registro Dato (037CH/027CH, ma anche nei o dai successivi) il computer copia il dato sulle (dalle) linee AD del connettore (dal pin 2 al pin 9) e, nel contempo, genera sul pin 14 il segnale DStobe (Data Strobe) attivo basso (vedi diagramma temporale).
| nel ciclo di scrittura (o lettura) di un indirizzo nel (o dal) Registro Indirizzo (037BH/027BH) il computer copia l'indirizzo sulle (dalle) linee AD del connettore (dal pin 2 al pin 9) e, nel contempo, genera sul pin 17 il segnale AStobe (Address Strobe) attivo basso (vedi diagramma temporale).

| L'analisi del punto precedente sottolinea che la gestione di dati o indirizzi è del tutto simile; la scrittura di un indirizzo vuol mettere in evidenza che il computer può selezionare un registro dentro la periferica, operando poi, con esso, una serie di letture o scritture di dati dal registro selezionato.

| Se la EPP consente l'uso di 2 o 4 Registri bidirezionali di Dato è sufficiente eseguire una sola istruzione di OUT (o IN) di una word (16 bit) o di una dword (32 bit) con il Registro 037CH/027CH: automaticamente la porta EPP la eseguirà mettendo in atto 2 o 4 cicli di scrittura (o lettura), ciascuno dei quali è esattamente uguale a quello appena descritto.

| In pratica il controller ISA intercetta l'input-output a 32 bit generando 4 veloci cicli di I/O a 8 bit: il primo ciclo mette il byte meno significativo su 0x7CH, il secondo mette il byte1 su 0x7DH, il terzo mette il byte2 su 0x7EH e l'ultimo ciclo mette il byte più significativo su 0x7FH, il tutto da hardware cioè in modo completamente trasparente al software.
| Sebbene questa tecnica sia molto allettante non è comunque affidabile perchè, per quanto anticipato, non tutte le EPP sono in grado di assicurarla.

| Porta Parallela |  |  | REGISTRI EPP 1/3 |  |  |  |
16 di 166

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166

Parallela » | Come Funziona.. | Indirizzi Base | Area di Comunicazione Bios | Registri | Cavi Livello Hardware | Livello BIOS | Livello DOS | Tecniche d'Interruzione | Connettori Applicazioni Software | Progettazione | Interfaccia | Download | INDICE

DataSheet| Display LCD Parallela| Stampanti| Tastiera| Timer Seriale| Video| Cursore| RamVideo |

Home

| Pascal| Manuali| Tabelle| Schede Tutorial Assembly| Palestra Assembler

Aggiungi Giobe®2000 ai preferiti

Motore
Ricerca

| Rendi Giobe®2000 pagina di Default

© 2001-2006 - Studio Tecnico ing. Giorgio OBER
Tutti i diritti sono riservati